

LNQE on the Road

27. 6. 2007

Elektrotechnik

mehr Informationen unter www.et-inf.uni-hannover.de

Fakultät für Elektrotechnik und Informatik

Dekan: H.J. Osten
Prodekan: B. Wagner

Elektrotechnik

Informationstechnik

Informatik

Laboratorium für Informationstechnologie

Fakultät für Elektrotechnik und Informatik:

Zusammenschluss der Fachbereiche:

Fachbereich Elektrotechnik und Informationstechnik

Fachbereich Informatik

36 Professoren, davon 8 Junior-Pros

Elektrotechnik-Institute

Energieversorgung und Hochspannungstechnik

Grundlagen der Elektrotechnik und Messtechnik

Elektrothermische Prozesstechnik

Regelungstechnik/Mechatronik

Antriebssysteme und Leistungselektronik

Theoretische Elektrotechnik

Materialien und Bauelemente der Elektronik

LNQE in der Elektrotechnik

Vorträge (jeweils 15 min. + Diskussion)

- H.J. Osten (MBE)
- B. Ponick (IAL)
- K.R. Hofmann (MBE)
- W. Mathis (TET)
- A. Fissel (Lfl)

Kleiner Empfang

18:15: Beginn von Führungen im Lfi



Institut für Materialien und Bauelemente der Elektronik

Nanoelektronik in der Elektrotechnik an der LUH

H. Jörg Osten*, K.R. Hofmann*, A. Fissel**, W. Mathis***

*Institut für Materialien und Bauelemente der Elektronik


**Laboratorium für Informationstechnologie

***Institute für Theoretische Elektrotechnik

Leibniz Universität Hannover




Moore's "Gesetz"



*Die Anzahl von Transistoren pro Chip
verdoppelt sich alle 18 Monate*

Gordon E. Moore 1965




Integrationsdichte (Skalieren) →


- Modulare Integration von „Komponenten“ (→ SoC)
- Neue oder modifizierte Bauelementekonzepte
- Intelligentes Design (Bauelement bis kompletter IC)
- Materialengineering




Nanoelektronik für den Massenmarkt

- **Basierend auf Si-Wafern**
 - billig, große Waferflächen
 - ausreichend verfügbar
 - hohe Perfektion
- **Anforderungen**
 - Funktionalität bei Raumtemperatur und höher
 - integrierbare Lösungen
 - mehr als 10^{10} Bauelemente auf einem Chip
 - hohe Ausbeute bei einfacher Herstellung





Field effect transistor (FET):
Speed = carrier transport from source to drain
 → Lateral device
 → today: channel lengths < 65 nm
 → lithography limited



Heterojunction bipolar (HBT):
Speed = carrier transport from emitter to collector
 → Vertical device
 → today: base thickness < 20 nm
 → Performance nearly independent on lateral sizes
 → layer growth limited




Neuartige vertikale Bauelemente

Resonante-Tunnel-Diode mit
Isolator-Doppelbarriere und
HL-Quantum-Well




Resonante Tunnel-Diode mit
3 Isolator-Barrieren und 2 Metall-
Quantum-Wellen

Resonanter Tunnel-Transistor



Auch möglich mit 3 Isolatorbarrieren


Amorph oder epitaktisch?



Epitaktisch: wohl definierte Grenzfläche:
→ Grenzflächenengineering besser möglich

Prinzipiell sind epitaktische Schichtstapel möglich
→ vergrabene Strukturen

Epitaktische Schichtstapel



→ LUH: gebündelte Forschung zu **FUNKTIONALEN OXIDEN**



Anwendungen für epitaktische Isolatoren

- „klassisch“
High-*K* Dielektrika für Gate-Isolation
Isolation durch lokales epitaktisches *silicon on Isolator* (SOI)
- „Nichtklassisch“
Heterostrukturen für Quanteneffekt-Bauelemente,
wie RTD, Tunnel-Transistoren usw
Vergrabene Quantenpunkt-Bauelemente
(z.B. für nichtflüchtige Speicher)
Grundlage für dreidimensionale Integration
.....



Institut für Materialien und Bauelemente der Elektronik


Epitaktische Isolatoren für moderne CMOS-Technologien

H. Jörg Osten

**Institut für Materialien und Bauelemente der Elektronik
Leibniz Universität Hannover**



Einen Transistor skalieren




Gateoxide von wenigen Atomlagen Dicke

→ Tunnelströme steigen exponentiell mit abnehmender Dicke

3 Atomlagen SiO_2 :

- $J_{\text{leak}} = >100 \text{ A/cm}^2 @ 1V$ de less than 3 atomic layers thick
- Technisch nicht mehr homogen realisierbar (min. Schwankung 33 %)
- Nicht messbar
- Nicht stabil (*reliability problems*)

30 nm MOSFET (Intel)



→ Für geringe Leckströme
muss das Gatedielektrikum
dicker sein

Aber: Die Kapazität darf sich nicht ändern!

$$C = \epsilon_0 \epsilon_r A / d$$

Lösung: Material mit höherer Dielektrizitätskonstante K

→ High- K Dielektrika (K steht für ϵ_r)



Epitaxial Lanthanide Oxides (LnO) on Silicon

- Different valence states (+2, +3, +4)
→ Different stoichiometries (LnO, Ln₂O₃, LnO₂)
- Band alignment (leakage current) changes drastically with varying oxygen content (CNL changes)
- Transitions between different valence states possible
Mixed-valence states can also be stable, like Pr₆O₁₁
→ most suitable: single valence state LnO's
(Ln = La, Nd, Gd, Dy, Ho, Lu)
- different crystallographic structures
LnO₂: cubic CaF₂ type,
Ln₂O₃: cubic Mn₂O₃ type (*bixbyite*),
hexagonal La₂O₃ type
monoclinic

Phase Formation of Binary Rare-Earth Oxides

A: hexagonal (P6₃/m)

B: monoclinic (C2/m)


C: cubic (Ia-3)

H,X high-T modifications

Desired:

No phase transformation below typical CMOS processing temperatures (1050°C)

→ Our selection: Gd_2O_3




after: M. Foëx, J.P. Traverse, Rev. Int. Hautes Temp. Réfract. 1966



Growth: Gd_2O_3 on Si(001)


H.J.Osten *et.al.* J. Crys. Growth 278, 18 (2005)



2D growth




two types
of (110)-oriented
orthogonal
domains



Crystalline structure

$\text{Gd}_2\text{O}_3(110)[001] \parallel \text{Si}(001)[110]$

Growth under best UHV conditions




Interface formation during growth is governed by oxygen

- Oxygen partial pressure during growth is crucial
- Too low: silicide formation at the interface
- Too high: SiO_x formation at the interface


Impact of Additional Oxygen on Leakage

APL 88 (2006) 152905



**Gd₂O₃ samples grown at 570 °C
with and without additional oxygen on Si**

Optimization: Growth Temperature



$$K_{intr} = (24 \pm 2)$$

Intercept: ($t \rightarrow 0$)


$$\begin{aligned} &0.4, 0.9, 1.3 \text{ nm} \\ &= t_{IF} (3.9/K_{IF}) \end{aligned}$$

TEM: no significant increase in t_{IF}

→ K_{IF} decreases due to the transformation of the interfacial layer from a silicate-like type to a more silicon-oxide like

Czernohorsky et al., APL 88 (2006) 152905

Clean (2x1) Si(001) surface




Layers deposition by solid source MBE



Interface Engineering

Gd_2O_3 on Si(111)





Oxygen enriched
Interface (oxide-like)

Stoichiometric
interface (silicate-like)

Compare CET and FBV

Layer thickness: 4.2 nm




CET# 0.7 nm (Silicate-like)
1.1 nm (Oxide-like)

$$N_{\text{fix}}(\text{oxide}) = 1.3 \times 10^{13} \text{ cm}^{-2}$$

FBV# +0.15 V (Silicate-like)
-0.26 V (Oxide-like)

$$N_{\text{fix}}(\text{silicate}) = 5.6 \times 10^{12} \text{ cm}^{-2}$$



Ergebnisse nach Grenzflächenengineering



5 nm Gd_2O_3 auf $\text{Si}(001)$, 600 °C, $p_{\text{O}_2} = 5 \cdot 10^{-7}$ mbar

M. Czernohorsky, A. Fissel, E. Bugiel, O. Kirfel, H.J. Osten, **Impact of Oxygen Supply during Growth on the Electrical Properties of Crystalline Gd_2O_3 Thin Films on $\text{Si}(001)$** , Appl. Phys. Lett. **88** (2006) 152905

Elektrische Ergebnisse



MOS-Kapazität: Pt/Gd₂O₃/p-Si(001)

Äquivalente Oxiddicke < 0.8 nm,

$J @ (V_{FB}-1\text{V}) = 0.5 \text{ mA/cm}^2$, hyst. < 10 mV




(0.8 nm SiO₂: 100 A/cm²)

→ erfüllt ITRS-Anforderungen für 2013

→ verschiedene Transistoren hergestellt (im Verbund)





Results: "Gate first" MOSFETs



- Fully functional output and transfer characteristics
- Excellent subthreshold behavior
- Low on current due to high source/drain resistances

$(\text{Nd}_x\text{Gd}_{(1-x)})_2\text{O}_3$ – Mischschichten auf Si



→ Modifikation der Bandanpassung
 → massgeschneiderte Barrieren

A. Laha, A. Fissel, E. Bugiel, H.J. Osten, Crystalline ternary rare earth oxides with capacitance equivalent thickness below 1 nm for high- K application, Appl. Phys. Lett. **88** (2006) 172107.



Verbundprojekte

Crystalline Gate-Stacks for sub 100nm CMOS Transistors on FD-SOI (KrisMOS)

BMBF Verbundprojekt

11/2003 – 6/2006

Partner:

- AMO GmbH Aachen (Kurz)
- Techn. University Darmstadt (Schwalke)
- Paul-Drude-Institut Berlin (Ploog)
- Leibniz Universität Hannover (Osten)



Industrie:



Never stop thinking



H.J. Osten

LNQE on the Road

Leibniz
Universität Hannover L.U.H.



MegaEpos: BMBF-Verbundprojekt seit 3/07

- **Forschung**

Paul-Drude Institut Berlin

AMO GmbH Aachen

IHP GmbH Frankfurt(Oder)

TU Darmstadt

Leibniz Universität Hannover





Netzwerk des MBE-Instituts

Finanzierte Zusammenarbeit mit

- **FUDAN Universität Shanghai**
DAAD PPT-Programm
Personenaustausch, gemeinsamen Promotionen usw.
- **TECHNION in Haifa/Israel**
German-Israelic Foundation
Forschungskooperation
Personenaustausch



Weitere Partner:

- University of Leuven (BE)**
- National Academy of Science, Kiev (UA)**
- Chalmers University of Technology, Göteborg (SE)**
- Tyndall National Institute, Cork (IR)**


.....



Molekularstrahlepitaxie in Hannover

- UHV-Cluster-Tool mit 6 Kammern
 - automatisierter Transfer der Wafer zwischen den Kammern
 - 4“, 6“ und 8“ Wafer Handling, 10 Wafer gleichzeitig ladbar
 - 9 Verdampfer mit massenspektrometrischer Steuerung
 - kontrollierter Gaseinlass in Verdampferkammer
(Restgaszusammensetzung im 10^{-8} mbar Bereich einstellbar)
 - *in situ* RHEED mit Bildverarbeitung
 - winkelaufgelöstes XPS in spezieller Kammer
 - Metallilsierungskammer mit 4 Tiegel-ESV und speziellen Lochmasken für Kontaktelktroden
 - Separate Temper-Kammer bis 1000 °C unter definierten Gasbedingungen (UHV → normal)
- Perfekter „Cleanroom“
- Herstellung und Bewertung von kristallinen Oxiden
-

lfi



MBE

DCA
INSTRUMENTS

LNQE in der Elektrotechnik

Vorträge (jeweils 15 min. + Diskussion)

- H.J. Osten (MBE)
- B. Ponick (IAL)
- K.R. Hofmann (MBE)
- W. Mathis (TET)
- A. Fissel (Lfl)

Kleiner Empfang

18:15: Beginn von Führungen im Lfi